В чём разница между булевыми и битовыми логическими операциями в Verilog?

Разница между булевыми и битовыми логическими операциями в Verilog заключается в том, что они выполняют разные задачи:

1. Булевые логические операции. www.sdr-deluxe.com marsohod.org Значение всей шины рассматривается как «ИСТИНА», если хотя бы один бит в шине не ноль, или «ЛОЖЬ», если все биты шины — ноль. www.sdr-deluxe.com Результат получается всегда однобитный (независимо от разрядности операндов) и его значение — «1» (ИСТИНА) или «0» (ЛОЖЬ). www.sdr-deluxe.com
2. Битовые операции. marsohod.org v2020e.ru Выполняют операции над каждым битом в двух операндах поразрядным способом. v2020e.ru Если один из операторов оказывается короче другого, то он расширяется в битах до большего операнда и новые биты заполняются нулями. v2020e.ru

Пользователь

Время добавления