Механизм условного выполнения машинных команд в процессорах Intel включает регистр флагов состояния процессора, регистр-счётчик команд и набор обслуживающих машинных команд. 1

Процесс условного выполнения состоит из двух стадий: 1

1. Каждая выполнившаяся арифметико-логическая машинная команда определённым образом модифицирует биты кодов условий регистра состояния процессора (PSW — Processor Status Word), устанавливая или сбрасывая соответствующие его биты. 1 Например, бит Zero устанавливается/сбрасывается при результате выполнения команды 0 или #0 соответственно, бит Parity указывает на чётность/нечётность результата операции и т. д.. 1
2. Следующая команда перехода анализирует состояние соответствующего ей PSW-бита и заданным образом модифицирует (увеличивает или уменьшает) содержимое регистра-счётчика команд (IP, Instruction Pointer), который всегда содержит адрес в оперативной памяти начала следующей долженствующей быть исполненной машинной инструкции. 1

Первая часть процесса выполняется в любом случае, вторая обычно игнорируется. 1

Концепция условных команд заключается в том, что команда обращается к некоторому условию, оценка которого является частью выполнения команды. 3 Если условие истинно, то команда выполняется нормально, если условие ложно, то выполнение команды осуществляется, как если бы это была пустая команда. 3