Какие существуют ограничения на количество битов в переменной Verilog?

По стандарту Verilog нет ограничений на разрядность цепей или регистров. studfile.net Однако некоторые системы синтеза могут устанавливать ограничения на размерность переменных. library.tsilikin.ru studfile.net

Есть несколько типов переменных с определённым количеством битов:

• integer. library.tsilikin.ru web.archive.org Переменная общего назначения, для хранения отсчётов, которые не связаны с каким-либо аппаратным регистром. library.tsilikin.ru Разрядность таких переменных —  32 бита. library.tsilikin.ru
• time. library.tsilikin.ru web.archive.org Используется для моделирования временных интервалов, обычно вместе с системной функцией $time. web.archive.org Размерность таких переменных —  64 бита, без знака. library.tsilikin.ru web.archive.org

Если разрядность не определена, то в большинстве систем синтеза она принимается по умолчанию равной 32. library.tsilikin.ru Но в некоторых системах значение по умолчанию может отличаться. library.tsilikin.ru