Использование директивы define
для создания макросов в Verilog даёт следующие преимущества:
Однако стоит учитывать, что при создании нового макроопределения название этой макрокоманды уже нельзя безопасно использовать в другом месте в проекте (загрязнение пространства имени). 3 Кроме того, использование макроопределений для констант типа порта или размеров данных и названий состояний может привести к ошибке. 3