Регистры сдвига преобразуют последовательный код в параллельный с помощью последовательного соединения триггеров. 14 Выход первого триггера соединён с входом второго и так далее. 1

Порядок преобразования: 1

1. Отдельные двоичные биты последовательно подаются на вход регистра D0. 1 Каждый бит сопровождается отдельным тактовым импульсом синхронизации, который поступает на вход синхронизации C. 1
2. После поступления первого тактового импульса логический уровень, присутствующий на входе D0, запоминается в первом триггере регистра и поступает на его выход, а так как он соединён со входом второго триггера, то и на его вход. 1
3. Следующий такт записывает этот бит во второй триггер, а на первый поступает второй бит. 1 И так далее, до заполнения всех триггеров. 1
4. После поступления четвёртого тактового импульса в триггерах регистра будут записаны логические уровни бит, которые последовательно присутствовали на его входе D0. 1

Параллельный код — это информация (двоичное число), которая появляется на всех разрядах регистра одновременно. 4 Последовательный код — это информация, которая появляется на одном разряде регистра последовательно с каждым тактовым импульсом. 4